華為「韜定律」震撼全球

  圖:中國華為公司25日正式發表「韜定律」,提出以「時間縮微」替代「幾何縮微」作為半導體與電子系統演進的新指導原則,引發全球關注。圖為去年西班牙巴塞羅那世界移動通信大會上,華為展區展出的先進通訊技術備受關注。\新華社
  圖:中國華為公司25日正式發表「韜定律」,提出以「時間縮微」替代「幾何縮微」作為半導體與電子系統演進的新指導原則,引發全球關注。圖為去年西班牙巴塞羅那世界移動通信大會上,華為展區展出的先進通訊技術備受關注。\新華社

  打破「製程」迷思

  摩根士丹利:「韜定律」徹底顛覆了西方的「幾何縮放」迷思,將競爭維度拉到了系統能效、信號完整性和全棧時間壓縮上。該定律中提及的「近封裝光學」和統一總線架構,將直接顛覆全球AI算力集群的互聯範式,是推動光模塊和先進封裝行業實現呈指數級增長的底層基石。

  重塑競爭賽道

  韓國《朝鮮日報》評論:華為給出的「到2031年通過邏輯折疊實現等效1.4納米密度」的時間表,將對全球晶圓代工版圖帶來地殼變動般的衝擊。這意味着三星和台積電在物理先進製程上的絕對領先優勢,在實際商用場景中可能會被華為的「系統級優勢」大大抹平。

  具備商用條件

  《EE Times》(電子工程專輯美國版):華為用過去6年秘密量產的381款系統級芯片(SoC)作為了強大的數據背書。2026年秋季新款麒麟芯片數據顯示,通過邏輯折疊,其晶體管密度從155 MTr/mm2提升至238 MTr/mm2,「全棧3D折疊」已經完全具備了商用和大規模量產的臨界條件。

  聚力系統整合

  SemiAnalysis(美國知名獨立半導體研究機構):「韜定律」的核心精髓在於系統內部的通信。華為通過UnifiedBus架構,將集群內的通信延遲從微秒級直接壓縮500倍至100納秒級別。這表明華為正在「以空間換時間」,用3D堆疊的整體算力去對沖單個AI芯片在純算力上的不足。

  大公報記者郭瀚林整理